⑪日本国特許庁(JP)

① 特許出題公開

# @ 公 開 特 許 公 報 (A)

昭64-32371

Mint Cl.4

識別記号

庁内整理番号

母公開 昭和64年(1989)2月2日

G 06 F 15/16

310 4 6 0 Z-6745-5B Z-6745-5B

審査請求 未請求 発明の数 1 (全6頁)

プロセツサ間通信方式 図発明の名称

> 頤 昭62-187819 创特

る出 頤 昭62(1987)7月29日

社内

砂発 明 者 実 宝 昭

東京都港区芝5丁目33番1号 日本電気株式会社内

山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会

明 者 望 月 79発

敦 雄

東京都港区芝5丁目33番1号

甲府日本電気株式会社 包出 쮚 人

山梨県甲府市丸の内1丁目17番14号

弁理士 芦 田 外2名 邳代 理 人 搵

日本電気株式会社

解

1. 発明の名称

砂出

顋 人

プロセッサ間通信方式

### 2. 特許請求の範囲

1. 第1のプロセッサ群,第2のプロセッサ群。 頷1のメモリ、及び篩2のメモリがそれぞれシス テム制御装置に接続され、披第1のプロセッサ群 に対して前配第1及び第2のメモリが同一のメモ リ空間として構成され、前配第2のプロセッサ群 に対して前記第1及び第2のメモリが異なるメモ リ空間として存成される情報処理装置において。 前記システム制御装置は第1,第2,及び第3の ロック手段を備え、前記第1のプロセッサ群間で のプロセッサ間通信は前記第1のロック手段によ って通信許可が与えられると実行制御され,前記 第2のプロセッサ群間でのプロセッサ間 通信は前 配第2のロック手段により通信許可が与えられる と、実行制御され、前配第1のプロセッサ群と第

2のプロセッサ群との間にかけるプロセッサ間通 借は前記第3のロック手段により通信許可が与え られ,かつ前配第1のロック手段により通信許可 が与えられた場合に,実行制御され,さらに,前 記算1のロック手段による通信許可,前記第2の ロック手段による通信許可、あるいは前記第1及 び餌3のロック手段による通信許可によりプロセ ッサ間通信が実行制御される際に,1回のロック 期間に同一のプロセッサ群間でプロセッサ間通信 が2回以上実行されたかどうかを検知する検知手 段と、前記プロセッサ間通信の実行制御データを 格納するための記憶手段とを有し、前記検知手段 からの検知通知を受けると、前記2回目のプロセ ッサ間通信の実行制御データを前記記憶手段に保 持するようにしたことを特徴とするプロセッサ間 通信方式。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は高速演算プロセッサ等の複数のプロセ

ッサを有する情報処理装置に関し、特に、複数の プロセッサ間の通信方式に関する。

#### 〔従来の技術〕

そして、制御プロセッサ及び入出力プロセッサからは、演算メモリ及び制御メモリとが同一の空間にみえ、高速演算プロセッサからは演算メモリと制御メモリとが異なる空間にみえるように情報処理装置が構成される。

上述の情報処理装置では、制御プロセッサ、入

が、故障の原因等がわからず、具体的にトラブル を避けるための情報が残らないという問題点がある。

### (問題点を解決するための手段)

本発明によれば、第1のプロセッサ群、第2の プロセッサ群,第1のメモリ,及び第2のメモリ がそれぞれシステム制御装置に接続され,飲第1 のプロセッサ群に対して前記第1及び第2のメモ りが同一のメモリ空間として構成され。前配第2 のプロセッサ群に対して前配第1及び第2のメモ リが異なるメモリ空間として構成される情報処理 装置において,前記システム制御装置は第1,第 2,及び第3のロック手段を備え、前記第1のプ ロセッサ評問でのプロセッサ間通信は前配第1の ロック手段によって通信許可が与えられると実行 制御され、前記第2のプロセッサ群間でのプロセ ッサ間通信は前記第2のロック手段により通信許 可が与えられると,実行制御され,前配第1のプ ロセッサ群と第2のプロセッサ群との間における プロセッサ間通信は前記第3のロック手段により 出力プロセッサ、及び高速演算プロセッサによる プロセッサ間通信を行う場合、システム制御装置 に備えられたロック手段により通信許可が与えら れたプロセッサのみが、通信元としてプロセッサ 間通信を実行することができる。従って通信元と なったプロセッサがプロセッサ間通信の処理を完 了して、ロック手段をアンロックするまで、の プロセッサは、プロセッサ間通信をすることがで きない。

従って、従来は、例えば設計誤り、故障などによってロック権を取得した通信元としてのプロセッサが2回以上同一のプロセッサを通信先としてプロセッサ間通信が実行されたことを検知して、同一のプロセッサが通信元としてロック権を占有することを防止している。

#### (発明が解決しようとする問題点)

上述した従来の情報処理システムの場合,設計 関り、あるいは故障などによって1回のロック期 間に同一のプロセッサを通信先としてプロセッサ 間通信が2回以上実行されたことを検出している

#### (実施例)

次に、本発明について実施例によって説明する。 第1図を参照して、システム制御装置 5 は第1 のプロセッサ群を構成する制御プロセッサ 3 及び 入出力プロセッサ 4 に接続されるとともに、制御 メモリ 1 に接続されている。一方、システム制御 花屋 6 には新 2 のプロセッサ群を構成する高速演 算プロセッサ7,8,9及び10次接続されると ともに演算メモリ2が接続されている。システム 制御装置5上には制御プロセッサ3と入出力プロ セッサ4とのプロセッサ間通信を実行制御するロ ック手段11(第1のロック手段)が設けられる とともに第1のプロセッサ群、則ち制御プロセッ サ3,入出力プロセッサ4と第2のプロセッサ群。 即ち高速演算プロセッサ7、8、9、及び10と の間のプロセッサ間通信を実行制御するロック手 段(第3のロック手段)13が設けられている。 さらに、システム制卸装置5にはプロセッサ間通 信を制御するプロセッサ間通信制御回路14, 後述 するようにして同一のプロセッザを通信先とする プロセッサ間通信が2回以上実行制御されたこと を検出するプロセッサ間通信不正検出回路 1.5 を 備えている。

一方,システム制御装置 6 上には高速演算プロセッサ 7 , 8 , 9 , 及び 1 0 におけるプロセッサ 間通信を実行制御するロック手段 1 2 (第 2 のロ

出されるまで他のプロセッサからのロック取得要 求に対してロック取得不許可を応答する。

次に第3回を参照して、第2のプロセッサ間群内でのプロセッサ間通信として、高速演算プロセッサ 9 へから高速演算プロセッサ 8 はまずロセッサ 8 はまずロック手段12に対して、アクチ段12は、カリカのでは、システム制御装置6を介してプロセッサ間通信を行なり。そして、ロック手段12は、通信元である高速

ック手段)が設けられている。さらに、システム 創御装置 6 にはプロセッサ間通信を制御するプロ セッサ間通信制御回路 1 8 、後述するようにして 同一のプロセッサを通信先とするプロセッサ間通 信が 2 回以上実行制御されたことを検出するプロ セッサ間通信不正検出回路 1 9 を備えている。

上述のプロセッサ間通信不正検出回路 1 5 及び19 は保守診断装置 1 6 に接続されており、この保守診断装置 1 6 はエラー記憶手段 1 6 を備えている。

演算プロセッサ9からロック解除指示が出されるまで、他のプロセッサからのロック取得要求に対して、ロック不許可を応答する。

高速演算プロセッサ 8 からのプロセッサ間通信情報を受信した高速演算プロセッサ 9 はこの 2 では、 2 では、 3 では、 4 では、 5 では、 5 では、 5 では、 5 では、 5 では、 6 では、 6 では、 7 では、 6 では、 7 では、

第4図を参照して。第1のプロセッサ群と第2のプロセッサ群との間のプロセッサ間通信について説明する。

高速資算プロセッサ 7 から制御プロセッサ 3 へ プロセッサ間通信を行なり場合、高速演算プロセッサ 7 はまず、ロック手段 1 3 に対してロック取得要求を行なり。ロック取得許可が与えられると、高速演算プロセッサ 7 は制御プロセッサ 3 に対し

てシステム制御装置 6及びシステム制御装置 5を 介してプロセッサ間通信を行なり。ロック手段 13はロック取得許可を与えた後は,通信元であ る高速演算プロセッサ7によってロック解除指示 が出されるまで、他のプロセッサからのロック取 得要求に対して、ロック取得不許可を応答する。 高速流量プロセッサイからのプロセッサ間通信情 報を受信した制御プロセッサ3はロック手段11 ヘロック取得要求を出し、ロック手段11からロ ック取得許可を与えられると、このプロセッサ間 通信情報を解説して処理契行する。処理が完了す ると、制御プロセッサるはリプライプロセッサ間 通信情報を通信元である高速演算プロセッサ7へ 通信して,その後ロック手段11に対してロック 解除指示を出し、ロックを解除する。一方、リプ ライプロセッサ間通信情報を受けた高速演算プロ セッサフはロック手段13に対してロック解除指 示を行ない、プロセッサ間通信処理を完了する。 次に。制御プロセッサ3から高速演算プロセッ サイヘプロセッサ間通信を行う場合。制御プロセ

と第2のプロセッサ群との間のプロセッサ間通信と、第2のプロセッサ群内のプロセッサ間通信とが競合した場合について説明する。

第1のプロセッサ群に属する割御プロセッサ3と第2のプロセッサ群に属する高速演算プロセッサ7と間のプロセッサ間通信は前述したように実行割御される。この際、第2のプロセッサ群に属する高速演算プロセッサ8と高速演算プロセッサ B と高速演算プロセッサ B と高速演算プロセッサ B U B U C L D にロック手段12を用いて、同時に 実行割御される。

再び、第1図を参照して、システム制御装置 6 を経由するプロセッサ関通信は、プロセッサ通信 制御回路14によって制御されている。

ととで、例えば、ロック手段12によって通信 許可が与えられて、高速演算プロセッサ9から高 速演算プロセッサ8に対してプロセッサ間通信が 突行されている際、ロック手段12による1回の ロック期間中に、例えば、高速演算プロセッサ7 から高速演算プロセッサ10に対するプロセッサ

ッサ 3 からロック手段 1 3 に対してロック取得要 求を行なり。ロック取得許可が得られると、次に、 ロック手段11ペロック取得要求を出す。ロック . 手段11から許可を与えられると、システム制御 装置 5 及びシステム制御装置 6 を介してプロセッ サ間通信を行う。ロック手段13及びロック手段 11は、ロック取得許可を与えた後は、通信元で ある 創御プロセッサ 7 によってロック解除 指示が 出されるまで、他のプロセッサからのロック取得 要求に対して,ロック取得不許可を応答する。制 **御プロセッサるからのプロセッサ間通信情報を受** 信した高速演算プロセッサ7はこのプロセッサ間 通信情報を解読して処理実行する。処理が完了す ると、高速演算プロセッサ7はリプライプロセッ サ間通信情報を通信元である制御プロセッサ 3 へ 通信する。とのリプライプロセッサ間通信情報を 受信した制御プロセッサるはロック手段13及び ロック手段11に対してロック解除指示を行ない。 プロセッサ間通信処理を完了する。

ことで、第5図を参照して第1のプロセッサ群

間通信が実行されたとする。

システム制御回路 6 を経由するプロセッサ間通 信が起動されるどとに、プロセッサ間通信制御回 路18から通信先がプロセッサ間通信不正検出回 路19へ送られる。とれにより、プロセッサ間通 信不正検出回路19は,ロック手段12からロッ ク許可信号を受け、1回のロック期間中に、第2 のプロセッサ群間で2回以上プロセッサ間通信が 実行されると,障害発生とする。即ち,上述のよ りに高速演算プロセッサ9と高速演算プロセッサ 8に対してプロセッサ間通信が実行されている際 に、高速演算プロセッサ7から高速演算プロセッ サ10に対するプロセッサ間通信が実行されると、 プロセッサ間通信不正検出回路19は障害発生と みなす。そして、プロセッサ間通信不正検出回路 19は保守診断装置16へ障害発生を通知すると ともに2回目のプロセッサ間通信(高速演算プロ セッサ7から高速演算プロセッサ10に対するプ ロセッサ間通信)の実行制御データをエラー配位 **手段17へ格納する。保守診断装置16はシステ** 

ムの運用を停止し、保守員に通知する。

同様して,第1のプロセッサ群間でのプロセッサ間通信及び第1のプロセッサ群と第2のプロセッサ間通信はシステム制御装置5、即ち、プロセッサ間通信制御回路14によって制御され,プロセッサ間通信不正検出回路15によって保守診断装置16に障害通知が行われるとともにエラー記憶手段17に実行制御アータが格約される。

## (発明の効果)

以上説明したように本発明では、ロック手段によっては、ロックを発行してから、このロック期間中(1回のロック期間中(1回のロック期間中(1回の以上行動のロックをでは、1回の以上では、1回のは、1回のは、1回のでは、1回

路,16…保守診断装置,17…エラー記憶手段。

代理人 (7783) 弁理士 私 田 憲 保




トのための情報を残すことができ,保守の効果を 上げることができるといり効果がある。

#### 4.図面の簡単な説明


第1図は本発明の一実施を示すプロック図、第2図は第1のプロセッサ群間におけるだいの図、第3図はを説明するための図、第3図はを説明するための図、第3図はを説明するための図、第4回は第2のでは、第5回は第2のでは、第5回は第2のでは、第1のプロセッサ語に発生した。の処理を説明するための図である。

1 …制御メモリ,2 … 汶算メモリ,3 …制御プロセッサ,4 …入出力プロセッサ。5 … システム制御装置,7 、8 、9 、10 …高速演算プロセッサ,11 、12 、13 …ロック手段。14、18 …プロセッサ間通信制御回路,15、19 …プロセッサ間通信不正後出回

第 2 図



第 3 図



第 1 図

